一种过压保护低通滤波电路[实用新型专利]

(12)实用新型专利

(10)授权公告号 CN 207504835 U(45)授权公告日 2018.06.15

(21)申请号 201721653754.2(22)申请日 2017.12.01

(73)专利权人 邓奔戈

地址 512000 广东省韶关市浈江区浈江中

路9号(72)发明人 邓奔戈　

(74)专利代理机构 北京众合诚成知识产权代理

有限公司 11246

代理人 连围(51)Int.Cl.

H03H 11/04(2006.01)

(ESM)同样的发明创造已同日申请发明专利

权利要求书1页 说明书3页 附图1页

(54)实用新型名称

一种过压保护低通滤波电路

(57)摘要

本实用新型公开了一种过压保护低通滤波电路，滤波器未对寄生电荷处理而导致输出的信号多夹杂峰刺进而后续产生噪音的问题；本申请通过设置用于泄放电路中的余留电荷，同时比较器电路中还通过电容C4反馈高频信号到比较器电路的输入端，电滤波电路对高频部分滤除，从而使得整个滤波电路的输出信号质量更高、更加稳定；本申请适用于供电设备领域。

CN 207504835 UCN 207504835 U

权　利　要　求　书

1/1页

1.一种过压保护低通滤波电路,其特征在于，包括：滤波电路(100)、比较器电路(200)和泄放电路(300)；

滤波电路(100)：接收源信号；比较器电路(200)：连接滤波电路(100)的输出端并输出数字信号；所述滤波电路(100)：还通过第一电容接收数字信号的高频分量，用于反馈调整比较器电路(200)的输入信号；

泄放电路(300)：用于消除电路回路中的寄生电荷，与滤波电路(100)的输入端连接。2.如权利要求1所述的一种过压保护低通滤波电路,其特征在于，所述滤波电路(100)由电阻Ri、电阻R6、电阻R8、电阻R8以及电容C3组成；

电阻Ri的输入端连接源信号，电阻Ri的另一端与电阻R6连接，电阻R6的另一端与电阻R7和R8连接，电阻R8的另一端接地，电阻R7的另一端与比较器电路(200)和电容C3连接，电容C3的另一端接地。

3.如权利要求2所述的一种过压保护低通滤波电路,其特征在于，所述比较器电路(200)由比较器U1B、电阻R9、电阻R10组成；

电阻R7的另一端与第一电容C4比较器U1B的高电极连接，电容C4的另一端与比较器U1B的输出端连接；

比较器U1B的低电极与电阻R10与电阻R9连接，电阻R9的另一端接地，电阻R10的另一端与比较器U1B的输出端连接。

4.如权利要求3所述的一种过压保护低通滤波电路,其特征在于，泄放电路(300)由晶体管Q1、晶体管Q2、电阻R3、电阻R1、电容C1、电阻R2、第一控制电位点Vc、第二控制电位点Ve和电阻R4组成；

第一控制电位点Vc用于控制晶体管Q2的开闭；第二控制电位点Ve用于控制晶体管Q1的开闭；

电阻Ri的另一端与晶体管Q1的发射极和晶体管Q2的发射极连接；晶体管Q1的基极与电阻R1、电容C1和电阻R2连接，电阻R1的另一端与第二控制电位点Ve连接，电容C1和电阻R2的另一端与晶体管Q1的集电极连接并接地；

晶体管Q2的集电极与晶体管Q1的集电极连接，晶体管Q2的基极与电阻R4、电阻R3和电容C2连接，电阻R4和电容C2再接地，电阻R3的另一端与第一控制电位点Vc连接。

2

CN 207504835 U

说　明　书

一种过压保护低通滤波电路

1/3页

技术领域

[0001]本实用新型涉及供电设备领域，具体涉及一种过压保护低通滤波电路。

背景技术

[0002]电源滤波器是由电容、电感和电阻组成的滤波电路。滤波器可以对电源线中特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的电源信号，或消除一个特定频率后的电源信号。但是在实际电路中电信号并不如理论上的标准，现实情况下，滤波器输入方波直流信号经过处理后依然会获得带峰刺的梯形波，峰刺容易使得后续的电路产生噪音等，从而使得用户使用体验效果差。峰刺大多是由于寄生电荷积累产生。但是现有的滤波器往往只是利用二极管以及电阻组合实现对特定频率信号的处理，但是对于峰刺以及其产生的噪音并未做处理。

[0003]本申请中的滤波电路主要应用于芯片输入信号的前处理过程，滤波电路前面设置信号输入源，后面输出连接模数转换器，模数转换器的输出与芯片输入连接，所以滤波电路的信号输出的稳定性决定了芯片的输入信号的稳定性以及精度，如果滤波电路处理不到位，一方面芯片的输入不精确产生噪音等，另一方面如果输入的信号源过冲再与电路中的寄生电荷串扰时，极易引起芯片的输入信号过强而收到损害。发明内容

[0004]本实用新型的目的在于：针对现有技术中滤波器未对寄生电荷处理而导致输出的信号多夹杂峰刺进而后续产生噪音的问题，本申请提供了一种过压保护低通滤波电路。[0005]本实用新型采用的技术方案如下：[0006]一种过压保护低通滤波电路，包括：滤波电路、比较器电路和泄放电路；[0007]滤波电路：接收源信号；[0008]比较器电路：连接滤波电路的输出端并输出数字信号；[0009]所述滤波电路：还通过第一电容接收数字信号的高频分量，用于反馈调整比较器电路的输入信号；[0010]泄放电路：用于消除电路回路中的寄生电荷，与滤波电路的输入端连接。[0011]具体地，所述滤波电路由电阻Ri、电阻R6、电阻R8、电阻R8以及电容C3组成；[0012]电阻Ri的输入端连接源信号，电阻Ri的另一端与电阻R6连接，电阻R6的另一端与电阻R7和R8连接，电阻R8的另一端接地，电阻R7的另一端与比较器电路和电容C3连接，电容C3的另一端接地。[0013]具体地，所述比较器电路由比较器U1B、电阻R9、电阻R10组成；[0014]电阻R7的另一端与第一电容C4比较器U1B的高电极连接，电容C4的另一端与比较器U1B的输出端连接；

[0015]比较器U1B的低电极与电阻R10与电阻R9连接，电阻R9的另一端接地，电阻R10的另一端与比较器U1B的输出端连接。

3

CN 207504835 U[0016]

说　明　书

2/3页

更进一步地，泄放电路由晶体管Q1、晶体管Q2、电阻R3、电阻R1、电容C1、电阻R2、第

一控制电位点Vc、第二控制电位点Ve和电阻R4组成；[0017]第一控制电位点Vc用于控制晶体管Q2的开闭；[0018]第二控制电位点Ve用于控制晶体管Q1的开闭；

[0019]电阻Ri的另一端与晶体管Q1的发射极和晶体管Q2的发射极连接；[0020]晶体管Q1的基极与电阻R1、电容C1和电阻R2连接，电阻R1的另一端与第二控制电位点Ve连接，电容C1和电阻R2的另一端与晶体管Q1的集电极连接并接地；[0021]晶体管Q2的集电极与晶体管Q1的集电极连接，晶体管Q2的基极与电阻R4、电阻R3和电容C2连接，电阻R4和电容C2再接地，电阻R3的另一端与第一控制电位点Vc连接。[0022]综上所述，由于采用了上述技术方案，本实用新型的有益效果是：[0023]本申请通过设置用于泄放电路中的余留电荷，同时比较器电路中还通过电容C4反馈高频信号到比较器电路的输入端，电滤波电路对高频部分滤除，从而使得整个滤波电路的输出信号质量更高、更加稳定，解决了寄生电荷处理而导致输出的信号多夹杂峰刺进而后续产生噪音的问题。

附图说明

[0024]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本实用新型的主旨。

[0025]图1是本申请的滤波电路模块图；[0026]图2是本申请的滤波电路具体示意图；

[0027]图3是本申请的滤波电路输出与现有技术的滤波输出的波形比较图；[0028]附图标记：

[0029]100-滤波电路；200-比较器电路；300-泄放电路。具体实施方式

[0030]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

[0031]一种过压保护低通滤波电路，包括：滤波电路100、比较器电路200和泄放电路300；[0032]滤波电路100：接收源信号；[0033]比较器电路200：连接滤波电路100的输出端并输出数字信号；[0034]所述滤波电路100：还通过第一电容接收数字信号的高频分量，用于反馈调整比较器电路200的输入信号；[0035]泄放电路300：用于消除电路回路中的寄生电荷，与滤波电路100的输入端连接。

4

CN 207504835 U[0036]

说　明　书

3/3页

实施例一

[0037]在上述的内容基础上，本实施例提供了滤波电路100的具体示意图；[0038]所述滤波电路100由电阻Ri、电阻R6、电阻R8、电阻R8以及电容C3组成；[0039]电阻Ri的输入端连接源信号，电阻Ri的另一端与电阻R6连接，电阻R6的另一端与电阻R7和R8连接，电阻R8的另一端接地，电阻R7的另一端与比较器电路200和电容C3连接，电容C3的另一端接地。

[0040]所述比较器电路200由比较器U1B、电阻R9、电阻R10组成；[0041]电阻R7的另一端与第一电容C4比较器U1B的高电极连接，电容C4的另一端与比较器U1B的输出端连接；

[0042]比较器U1B的低电极与电阻R10与电阻R9连接，电阻R9的另一端接地，电阻R10的另一端与比较器U1B的输出端连接。[0043]泄放电路300由晶体管Q1、晶体管Q2、电阻R3、电阻R1、电容C1、电阻R2、第一控制电位点Vc、第二控制电位点Ve和电阻R4组成；[0044]第一控制电位点Vc用于控制晶体管Q2的开闭；[0045]第二控制电位点Ve用于控制晶体管Q1的开闭；

[0046]电阻Ri的另一端与晶体管Q1的发射极和晶体管Q2的发射极连接；[0047]晶体管Q1的基极与电阻R1、电容C1和电阻R2连接，电阻R1的另一端与第二控制电位点Ve连接，电容C1和电阻R2的另一端与晶体管Q1的集电极连接并接地；[0048]晶体管Q2的集电极与晶体管Q1的集电极连接，晶体管Q2的基极与电阻R4、电阻R3和电容C2连接，电阻R4和电容C2再接地，电阻R3的另一端与第一控制电位点Vc连接。[0049]实施例二

[0050]在上述实施例的基础上，对第一控制电位点Vc和第二控制电位点Ve进一步地进行说明，第一控制电位点Vc用于控制晶体管Q2的开闭，第二控制电位点Ve用于控制晶体管Q1的开闭；晶体管Q2以及电容C2构成第二泄放通道，晶体管Q1以及电容C1构成第一泄放通道；[0051]其中对第一控制电位点Vc和第二控制电位点Ve由外接控制设备输入，可以采用DSP、CPU或者GPU、APU的RISC架构、ARM或x86架构、量子或光子CPU技术选择。[0052]参考图3中，a为现有技术中的滤波电路输出信号示意图，b为本申请的滤波电路的电路输出示意图；可以看到本申请经过处理获得的输出信号无明显的峰刺，信号稳定性更高。

[0053]以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

5

CN 207504835 U

说　明　书　附　图

1/1页

图1

图2

图3

6